请哪位高人给写关于TDSCDMA基站软件设计的资料，要写论文用的，谢谢

关于TD-SCDMA基站相关的详细资料

单片机系统的低功耗设计策略

作者：清华大学陈萌萌邵贝贝

摘要：嵌入式系统的低功耗设计需要全面分析各方面因素，统筹规划。在设计之初，各个因素往往是相互制约、相互影响的，一个降低系统功耗的措施有时会带来其他方面的“负效应”。因此，降低系统整体功耗，需要仔细分析和计算。本文从硬件和应用软件设计两个方面，阐述一个以单片机为核心的嵌入式系统低功耗设计时所需考虑的一些问题。

关键词：低功耗设计硬件设计应用软件设计低功耗模式

在嵌入式应用中，系统的功耗越来越受到人们的重视，这一点对于需要电池供电的便携式系统尤其明显。降低系统功耗，延长电池的寿命，就是降低系统的运行成本。对于以单片机为核心的嵌入式应用，系统功耗的最小化需要从软、硬件设计两方面入手。

随着越来越多的嵌入式应用使用了实时操作系统，如何在操作系统层面上降低系统功耗也成为一个值得关注的问题。限于篇幅，本文仅从硬件设计和应用软件设计两个方面讨论。

1 硬件设计

选用具有低功耗特性的单片机可以大大降低系统功耗。可以从供电电压、单片机内部结构设计、系统时钟设计和低功耗模式等几方面考察一款单片机的低功耗特性。

1.1 选用尽量简单的CPU内核

在选择CPU内核时切忌一味追求性能。8位机够用，就没有必要选用16位机，选择的原则应该是“够用就好”。现在单片机的运行速度越来越快，但性能的提升往往带来功耗的增加。一个复杂的CPU集成度高、功能强，但片内晶体管多，总漏电流大，即使进入STOP状态，漏电流也变得不可忽视；而简单的CPU内核不仅功耗低，成本也低。

1.2 选择低电压供电的系统

降低单片机的供电电压可以有效地降低其功耗。当前，单片机从与TTL兼容的5 V供电降低到3.3 V、3 V、2 V乃至1.8 V供电。供电电压降下来，要归功于半导体工艺的发展。从原来的3 μm工艺到现在的0.25、0.18、0.13 μm工艺， CMOS电路的门限电平阈值不断降低。低电压供电可以大大降低系统的工作电流，但是由于晶体管的尺寸不断减小，管子的漏电流有增大的趋势，这也是对降低功耗不利的一个方面。

目前，单片机系统的电源电压仍以5 V为主，而过去5年中，3 V供电的单片机系统数量增加了1倍，2 V供电的系统也在不断增加。再过五年，低电压供电的单片机数量可能会超过5 V电压供电的单片机。如此看来，供电电压降低将是未来单片机发展的一个重要趋势。

1.3 选择带有低功耗模式的系统

低功耗模式指的是系统的等待和停止模式。处于这类模式下的单片机功耗将大大小于运行模式下的功耗。过去传统的单片机，在运行模式下有wait和stop两条指令，可以使单片机进入等待或停止状态，以达到省电的目的。

等待模式下，CPU停止工作，但系统时钟并不停止，单片机的外围I/O模块也不停止工作；系统功耗一般降低有限，相当于工作模式的50%～70%。

停止模式下，系统时钟也将停止，由外部事件中断重新启动时钟系统时钟，进而唤醒CPU继续工作，CPU消耗电流可降到μA级。在停止模式下，CPU本身实际上已经不消耗什么电流，要想进一步减小系统功耗，就要尽量将单片机的各个I/O模块关掉。随着I/O模块的逐个关闭，系统的功耗越来越小，进入停止模式的深度也越来越深。进入深度停止模式无异于关机，这时的单片机耗电可以小于20 nA。其中特别要提示的是，片内RAM停止供电后，RAM中存储的数据会丢失，也就是说，唤醒CPU后要重新对系统作初始化。因此在让系统进入深度停止状态前，要将重要系统参数保存在非易失性存储器中，如EEPROM中。深度停止模式关掉了所有的I/O，可能的唤醒方式也很有限，一般只能是复位或IRQ中断等。

保留的I/O模块越多，系统允许的唤醒中断源也就越多。单片机的功耗将根据保留唤醒方式的不同，降至1μA至几十μA之间。例如，用户可以保留外部键盘中断，保留异步串行口（SCI）接收数据中断等来唤醒CPU。保留的唤醒方式越多，系统耗电也就会多一些。其他可能的唤醒方式还有实时钟唤醒、看门狗唤醒等。停机状态较浅的情况下，外部晶振电路还是工作的。

图1以Freescale的HCS08单片机为例，给出不同运行模式下的系统功耗。HCS08是8位单片机，有多个系列，各系列I/O模块数目有所不同，但低功耗模式下的电流消耗大致相同。

图1HCS08单片机各模式下的耗电

以R系列单片机为例：在室温（25℃）下，不包括I/O口的负载，以2 V供电，将可编程锁相环时钟设为16 MHz（总线时钟8 MHz），典型电流值为2.6 mA，当温度升高到85℃时，供电电流也升高到3.6 mA；而采用3 V供电，这一组数据升高至3.8 mA和4.8 mA。用2 V供电，直接使用外部晶振2 MHz（总线时钟1 MHz）时，典型运行电流降至450 μA。在等待状态下，因时钟并没有停止，耗电情况和时钟频率有很大关系，节省的功耗有限；而进入轻度停止（stop3），以外部中断唤醒，电流消耗在0. 5 μA左右。在中度停止态（stop2），功耗可进一步降低。使用内部1 kHz的时钟，保持1个运行的时钟，周期性唤醒CPU，所增加的电流约为0.3 μA。在深度停止态（stop1），RAM的数据也不再保留，只能通过外部复位重启系统，此时的电流消耗可降到20 nA。以上数据都是在室温下测量所得。当环境温度升高到85℃时，电流消耗可能增加3～5倍。

1.4选择合适的时钟方案

时钟的选择对于系统功耗相当敏感，设计者需要注意两个方面的问题：

第一是系统总线频率应当尽量低。单片机内部的总电流消耗可分为两部分——运行电流和漏电流。理想的CMOS开关电路，在保持输出状态不变时，是不消耗功率的。例如，典型的CMOS反相器电路，如图2所示，当输入端为零时，输出端为1，P晶体管导通，N晶体管截止，没有电流流过。而实际上，由于N晶体管存在一定漏电流，且随集成度提高，管基越薄，漏电流会加大。温度升高，CMOS翻转阈电压会降低，而漏电流则随环境温度的增高变大。在单片机运行时，开关电路不断由“1”变“0”、由“0”变“1”，消耗的功率是由单片机运行引起的，我们称之为“运行电流”。如图2所示，在两只晶体管互相变换导通、截止状态时，由于两只管子的开关延迟时间不可能完全一致，在某一瞬间会有两只管子同时导通的情况，此时电源到地之间会有一个瞬间较大的电流，这是单片机运行电流的主要来源。可以看出，运行电流几乎是和单片机的时钟频率成正比的，因此尽量降低系统时钟的运行频率可以有效地降低系统功耗。

图2典型的CMOS反相器

第二是时钟方案，也就是是否使用锁相环、使用外部晶振还是内部晶振等问题。新一代的单片机，如飞思卡尔的HCS08系列单片机，片内带有内部晶振，可以直接作为时钟源。使用片内晶振的优点是可以省掉片外晶振，降低系统的硬件成本；缺点是片内晶振的精度不高（误差一般在25%左右，即使校准之后也可能有2%的相对误差），而且会增加系统的功耗。

现代单片机普遍采用锁相环技术，使单片机的时钟频率可由程序控制。锁相环允许用户在片外使用频率较低的晶振，可以很大地减小板级噪声；而且，由于时钟频率可由程序控制，系统时钟可以在一个很宽的范围内调整，总线频率往往能升得很高。但是，使用锁相环也会带来额外的功率消耗。

单就时钟方案来讲，使用外部晶振且不使用锁相环是功率消耗最小的一种。

2 应用软件方面的考虑

之所以使用“应用软件”的说法，是为了区分于“系统软件”或者“实时操作系统”。软件对于一个低功耗系统的重要性常常被人们忽略。一个重要的原因是，软件上的缺陷并不像硬件那样容易发现，同时也没有一个严格的标准来判断一个软件的低功耗特性。尽管如此，设计者仍需尽量将应用的低功耗特性反映在软件中，以避免那些“看不见”的功耗损失。

2.1 用“中断”代替“查询”

一个程序使用中断方式还是查询方式对于一些简单的应用并不那么重要，但在其低功耗特性上却相去甚远。使用中断方式，CPU可以什么都不做，甚至可以进入等待模式或停止模式；而查询方式下，CPU必须不停地访问I/O寄存器，这会带来很多额外的功耗。

2.2 用“宏”代替“子程序”

程序员必须清楚，读RAM会比读Flash带来更大的功耗。正是因为如此，低功耗性能突出的ARM在CPU设计上仅允许一次子程序调用。因为CPU进入子程序时，会首先将当前CPU寄存器推入堆栈（RAM），在离开时又将CPU寄存器弹出堆栈，这样至少带来两次对RAM的操作。因此，程序员可以考虑用宏定义来代替子程序调用。对于程序员，调用一个子程序还是一个宏在程序写法上并没有什么不同，但宏会在编译时展开，CPU只是顺序执行指令，避免了调用子程序。唯一的问题似乎是代码量的增加。目前，单片机的片内Flash越来越大，对于一些不在乎程序代码量大一些的应用，这种做法无疑会降低系统的功耗。

2.3 尽量减少CPU的运算量

减少CPU运算的工作可以从很多方面入手：将一些运算的结果预先算好，放在Flash中，用查表的方法替代实时的计算，减少CPU的运算工作量，可以有效地降低CPU的功耗（很多单片机都有快速有效的查表指令和寻址方式，用以优化查表算法）；不可避免的实时计算，算到精度够了就结束，避免“过度”的计算；尽量使用短的数据类型，例如，尽量使用字符型的8位数据替代16位的整型数据，尽量使用分数运算而避免浮点数运算等。

2.4 让I/O模块间歇运行

不用的I/O模块或间歇使用的I/O模块要及时关掉，以节省电能。RS232的驱动需要相当的功率，可以用单片机的一个I/O引脚来控制，在不需要通信时，将驱动关掉。不用的I/O引脚要设置成输出或设置成输入，用上拉电阻拉高。因为如果引脚没有初始化，可能会增大单片机的漏电流。特别要注意有些简单封装的单片机没有把个别I/O引脚引出来，对这些看不见的I/O引脚也不应忘记初始化。

3 结论

一个成功的低功耗设计应该是硬件设计和软件设计的结合。从硬件设计开始，就应该充分意识到一个低功耗应用的特性，选择一款合适的单片机，通过对其特性的了解，设计系统方案；在软件设计上，要考虑到低功耗编程的特殊性，并尽量使用单片机的低功耗模式。

限于篇幅，仅仅讨论了低功耗设计中的一些常见问题，更多的问题只能靠设计者去实际分析和解决了。

参考文献

1 刘慧银，等. Motorola微控制器MC68HC08原理及其嵌入式应用，北京：清华大学出版社，2001
2 邵贝贝. 单片机嵌入式应用的在线开发方法. 北京：清华大学出版社，2004
3 Donnie Garcia, Scott Pape. MC9S08GB/GT Low�Power Modes. Freescale Semiconductor, Rev2. 2004
4 MC9S08GB/GT Data Sheet. Freescale Semiconductor, Rev.2.2, 2004
5 HCS08 Family Reference Manual. Freescale Semiconductor, 2003
6 Scott Pape. HC08 to HCS08 Transition. Freescale Semiconductor, 2004
7 Bill Lucas, Scott Pape. Configuring the System and Peripheral Clocks in the MC9S08GB/GT. Freescale Semiconductor, 2003
8 Scott Pape. S08 in Low Power Devices. Freescale Technology Forum, 2005

（收稿日期：2005-09-26）

2006.3.23 14:39作者:森

【引用：0 】【收藏】【评论：0】

LRE技术在数据通信组网中的应用
分类:技术文摘

http://www.ed-china.com/ART_8800014533_400010_500006_TS.HTM

LRE技术在数据通信组网中的应用

LRE技术简介

长距离以太网(LRE) 是Analogix自主创新的一项以太网革新技术。该技术在保证传输速率的前提下，将传统以太网的最大传输距离由标准的100米提高到1000米 (10M)或者300米(100M)。ANX58xx系列芯片是Analogix推出的长距离以太网PHY或者Converter，芯片全面兼容 IEEE802.3以太网标准，可以作为常规的10Base-T，100Base-TX和100Base-FX的以太网PHY使用；同时，芯片在完全兼容 IEEE802.3标准自协商协议的基础上，扩充了长距离模式，使以太网的传输距离突破了1000米，传输介质可适用于5类线、3类线、市话音频电缆等。 LRE芯片与普通PHY相比，具有传输距离长，抗干扰能力强等明显的优点，具有更广泛的应用。本文将重点描述LRE技术在数据通信领域的各种应用。

LRE技术在“最后一公里”接入中的应用

宽带用户的迅猛发展，主要得益于以太网技术的广泛应用和网络设备成本的不断降低，以太网交换设备的应用已不仅仅局限在“局域网”，在“城域网”领域也得到规模应用。目前以太网已经成为企事业用户的主导接入方式，全球企事业用户的80％以上都采用以太网接入技术。在“最后一公里”接入技术中，以太网技术通常应用在居民小区、高档住宅楼和商业大厦，采用FTTx+LAN的接入方式，即将光纤建设到小区或大楼，再通过快速以太网连接到用户。用户侧的接入设备(如以太网交换机，宽窄带综合接入设备等)一般位于小区或商业大楼内，向用户提供业务接口，实现宽带的接入。

在小区内或者商业区内，如何将光纤接入点与住宅和楼宇连接起来，是网络提供商非常关注的部分，因为这个区域的网络布局，布线拓扑结构，设备选型直接影响到整个网络运行的性能和成本以及项目的布线施工等。通常这个区域在网络规划时是以接入点为中心，尽量将网络连接的距离设计到100米内，以减少网络中光纤互连的数量。重要原因是：传统的铜线以太网标准传输有一个最大距离限制100米。LRE技术可以大大延长这个距离，最大程度上取代小区或者商业区内之间互连的光纤，从而在大大降低了网络系统的投资和施工周期，为网络提供商提供性价比很高的组网方案。图1主要说明了LRE在“最后一公里”接入中的应用。

据统计，95％的小区住宅楼之间或楼宇之间的网络互连距离在200米内，98％的楼道之间或楼宇单元之间的网络互连距离在100米之内。也就是说95％的小区住宅之间或楼宇之间的光纤可以由5类铜线替代。图2是某小区接入的网络拓扑图实例。图中的连线和数字表示的是小区内住宅楼之间以及楼道之间的连接方式以及距离。红线代表超过100米的5类线缆布线部分，采用4对5类双绞线，白线代表100米内的5类线缆布线部分，采用25对5类双绞线。综合节约的设备成本，布线施工成本，整个项目节省总费用的30％以上。

LRE技术在楼宇宽带接入中的应用

通常在商业楼宇中，以太网接入是首选方式。对于比较高的楼宇，网络连接距离超过100米时，则必须使用Switch/Repeater等设备延长。LRE可以应用于类似布线的楼宇内，以减少多级Repeat，简化网络结构，减少故障点，降低成本，同时大大提高网络的可靠性(图3)。

LER技术在综合接入中的应用

IAD (Integrated Access Device，综合接入设备)在软交换体系中位于接入层，其主要功能是将各种网络终端统一接入，能同时提供话音、数据、多媒体等多种业务的综合接入功能。网络终端与IAD接口业务中，通常支持POTS，ISDN，DDN等窄带业务和ADSL， VDSL，SHDSL，以太网等宽带业务。其中宽带业务中以太网接入虽然拥有接口通用，高宽带等众多优点，但由于铜线传输距离的约束，这种方式没有像 xDSL等接入方式那样广泛地使用。LRE技术的采用，可以大大延长以太网的传输距离，简化网络结构，拓广IAD接入的范围。LRE技术可以极大地简化综合接入的布线，可以将PSTN等窄带业务与以太网宽带业务捆绑在一起，只通过一根5类线，完成范围在1000米范围内的语音和10M带宽的综合接入。图4 是LRE在综合接入应用网络示意图。
AT89C52的智能无线安防报警器
分类:技术文摘

http://www.yqxmcu.com/Html/mcukf/0621610505958549.htm

http://www.icwin.net/ShowArtitle.ASP?art_id=5080&cat_id=2

AT89C52的智能无线安防报警器

摘要：以MCS-51系列单片机AT89C52为核心，结合外围无线编码接收电路、DTMF发送接收电路、数字语音录放电路、通话电路，以及其他的外围辅助电路，构成了一款高性能的智能无线安防报警器。配合各种无线传感器，可实现防盗、防火等安防功能。它能智能地区分各种警情、自动数字语音电话报警，可接收远端的电话遥控指令，有大功率继电输出口。
关键词：安防；报警器；AT89C52；电话报警

引言
现在安防报警系统越来越受到人们的重视，人们对报警器功能和性能方面的要求也越来越高。本文提出一种基于AT89C52的智能无线安防报警器：
·能与标准保安探头进行无线连接，实现大范围安防监控，并可随意扩展。
·多防区功能。能够区分各种警情，并能够用语音播出警情类别。
·自动电话报警，向远方用户提供警情语音和现场声响，并接收用户指令进行相应操作。
·多功能自由切换，低误报率，高可靠性。
·使用方便，有较高的性价比。
本报警器串接在外线和用户的普通电话机中间。报警号码的输入、报警语音的录制、无线传感器的录入及其他主机参数的设定都是通过电话机完成，平时不影响电话机的工作，用户用遥控器对主机进行布防或撤防。当主机接收到来自无线探头发过来的编码信号时，主机将编码与原来存入的编码进行对照，并查询系统参数，决定是否报警和采取何种方式报警。它可以自动拨出用户设置的报警电话，通过语音告知警情，用户可监听现场声响，还可通过电话指令启动警号和其他执行机构(如防煤气泄露，可启动排风扇)，并决定主机进入布防还是撤防状态。用户还可以主动从异地打电话到主机，对主机布防或撤防。

参考资料：关于TD-SCDMA基站相关的详细资料
回答者：mxy6511777 - 举人五级 4-21 17:45

在嵌入式应用中，系统的功耗越来越受到人们的重视，这一点对于需要电池供电的便携式系统尤其明显。降低系统功耗，延长电池的寿命，就是降低系统的运行成本。对于以单片机为核心的嵌入式应用，系统功耗的最小化需要从软、硬件设计两方面入手。

随着越来越多的嵌入式应用使用了实时操作系统，如何在操作系统层面上降低系统功耗也成为一个值得关注的问题。限于篇幅，本文仅从硬件设计和应用软件设计两个方面讨论。

1 硬件设计

选用具有低功耗特性的单片机可以大大降低系统功耗。可以从供电电压、单片机内部结构设计、系统时钟设计和低功耗模式等几方面考察一款单片机的低功耗特性。

1.1 选用尽量简单的CPU内核

在选择CPU内核时切忌一味追求性能。8位机够用，就没有必要选用16位机，选择的原则应该是“够用就好”。现在单片机的运行速度越来越快，但性能的提升往往带来功耗的增加。一个复杂的CPU集成度高、功能强，但片内晶体管多，总漏电流大，即使进入STOP状态，漏电流也变得不可忽视；而简单的CPU内核不仅功耗低，成本也低。

1.2 选择低电压供电的系统

降低单片机的供电电压可以有效地降低其功耗。当前，单片机从与TTL兼容的5 V供电降低到3.3 V、3 V、2 V乃至1.8 V供电。供电电压降下来，要归功于半导体工艺的发展。从原来的3 μm工艺到现在的0.25、0.18、0.13 μm工艺， CMOS电路的门限电平阈值不断降低。低电压供电可以大大降低系统的工作电流，但是由于晶体管的尺寸不断减小，管子的漏电流有增大的趋势，这也是对降低功耗不利的一个方面。

目前，单片机系统的电源电压仍以5 V为主，而过去5年中，3 V供电的单片机系统数量增加了1倍，2 V供电的系统也在不断增加。再过五年，低电压供电的单片机数量可能会超过5 V电压供电的单片机。如此看来，供电电压降低将是未来单片机发展的一个重要趋势。

1.3 选择带有低功耗模式的系统

低功耗模式指的是系统的等待和停止模式。处于这类模式下的单片机功耗将大大小于运行模式下的功耗。过去传统的单片机，在运行模式下有wait和stop两条指令，可以使单片机进入等待或停止状态，以达到省电的目的。

等待模式下，CPU停止工作，但系统时钟并不停止，单片机的外围I/O模块也不停止工作；系统功耗一般降低有限，相当于工作模式的50%～70%。

停止模式下，系统时钟也将停止，由外部事件中断重新启动时钟系统时钟，进而唤醒CPU继续工作，CPU消耗电流可降到μA级。在停止模式下，CPU本身实际上已经不消耗什么电流，要想进一步减小系统功耗，就要尽量将单片机的各个I/O模块关掉。随着I/O模块的逐个关闭，系统的功耗越来越小，进入停止模式的深度也越来越深。进入深度停止模式无异于关机，这时的单片机耗电可以小于20 nA。其中特别要提示的是，片内RAM停止供电后，RAM中存储的数据会丢失，也就是说，唤醒CPU后要重新对系统作初始化。因此在让系统进入深度停止状态前，要将重要系统参数保存在非易失性存储器中，如EEPROM中。深度停止模式关掉了所有的I/O，可能的唤醒方式也很有限，一般只能是复位或IRQ中断等。

保留的I/O模块越多，系统允许的唤醒中断源也就越多。单片机的功耗将根据保留唤醒方式的不同，降至1μA至几十μA之间。例如，用户可以保留外部键盘中断，保留异步串行口（SCI）接收数据中断等来唤醒CPU。保留的唤醒方式越多，系统耗电也就会多一些。其他可能的唤醒方式还有实时钟唤醒、看门狗唤醒等。停机状态较浅的情况下，外部晶振电路还是工作的。

图1以Freescale的HCS08单片机为例，给出不同运行模式下的系统功耗。HCS08是8位单片机，有多个系列，各系列I/O模块数目有所不同，但低功耗模式下的电流消耗大致相同。
以R系列单片机为例：在室温（25℃）下，不包括I/O口的负载，以2 V供电，将可编程锁相环时钟设为16 MHz（总线时钟8 MHz），典型电流值为2.6 mA，当温度升高到85℃时，供电电流也升高到3.6 mA；而采用3 V供电，这一组数据升高至3.8 mA和4.8 mA。用2 V供电，直接使用外部晶振2 MHz（总线时钟1 MHz）时，典型运行电流降至450 μA。在等待状态下，因时钟并没有停止，耗电情况和时钟频率有很大关系，节省的功耗有限；而进入轻度停止（stop3），以外部中断唤醒，电流消耗在0. 5 μA左右。在中度停止态（stop2），功耗可进一步降低。使用内部1 kHz的时钟，保持1个运行的时钟，周期性唤醒CPU，所增加的电流约为0.3 μA。在深度停止态（stop1），RAM的数据也不再保留，只能通过外部复位重启系统，此时的电流消耗可降到20 nA。以上数据都是在室温下测量所得。当环境温度升高到85℃时，电流消耗可能增加3～5倍。

1.4选择合适的时钟方案

时钟的选择对于系统功耗相当敏感，设计者需要注意两个方面的问题：

第一是系统总线频率应当尽量低。单片机内部的总电流消耗可分为两部分——运行电流和漏电流。理想的CMOS开关电路，在保持输出状态不变时，是不消耗功率的。例如，典型的CMOS反相器电路，如图2所示，当输入端为零时，输出端为1，P晶体管导通，N晶体管截止，没有电流流过。而实际上，由于N晶体管存在一定漏电流，且随集成度提高，管基越薄，漏电流会加大。温度升高，CMOS翻转阈电压会降低，而漏电流则随环境温度的增高变大。在单片机运行时，开关电路不断由“1”变“0”、由“0”变“1”，消耗的功率是由单片机运行引起的，我们称之为“运行电流”。如图2所示，在两只晶体管互相变换导通、截止状态时，由于两只管子的开关延迟时间不可能完全一致，在某一瞬间会有两只管子同时导通的情况，此时电源到地之间会有一个瞬间较大的电流，这是单片机运行电流的主要来源。可以看出，运行电流几乎是和单片机的时钟频率成正比的，因此尽量降低系统时钟的运行频率可以有效地降低系统功耗。
第二是时钟方案，也就是是否使用锁相环、使用外部晶振还是内部晶振等问题。新一代的单片机，如飞思卡尔的HCS08系列单片机，片内带有内部晶振，可以直接作为时钟源。使用片内晶振的优点是可以省掉片外晶振，降低系统的硬件成本；缺点是片内晶振的精度不高（误差一般在25%左右，即使校准之后也可能有2%的相对误差），而且会增加系统的功耗。

现代单片机普遍采用锁相环技术，使单片机的时钟频率可由程序控制。锁相环允许用户在片外使用频率较低的晶振，可以很大地减小板级噪声；而且，由于时钟频率可由程序控制，系统时钟可以在一个很宽的范围内调整，总线频率往往能升得很高。但是，使用锁相环也会带来额外的功率消耗。

单就时钟方案来讲，使用外部晶振且不使用锁相环是功率消耗最小的一种。

2 应用软件方面的考虑

之所以使用“应用软件”的说法，是为了区分于“系统软件”或者“实时操作系统”。软件对于一个低功耗系统的重要性常常被人们忽略。一个重要的原因是，软件上的缺陷并不像硬件那样容易发现，同时也没有一个严格的标准来判断一个软件的低功耗特性。尽管如此，设计者仍需尽量将应用的低功耗特性反映在软件中，以避免那些“看不见”的功耗损失。

2.1 用“中断”代替“查询”

一个程序使用中断方式还是查询方式对于一些简单的应用并不那么重要，但在其低功耗特性上却相去甚远。使用中断方式，CPU可以什么都不做，甚至可以进入等待模式或停止模式；而查询方式下，CPU必须不停地访问I/O寄存器，这会带来很多额外的功耗。

2.2 用“宏”代替“子程序”

程序员必须清楚，读RAM会比读Flash带来更大的功耗。正是因为如此，低功耗性能突出的ARM在CPU设计上仅允许一次子程序调用。因为CPU进入子程序时，会首先将当前CPU寄存器推入堆栈（RAM），在离开时又将CPU寄存器弹出堆栈，这

您可能感兴趣问答

Collapsible

热门标签

热点问答